Микропроцессор Motorola 68060 (часто обозначаемый как 060) представляет собой 32-разрядный суперскалярный процессор архитектуры 68k‚ выпущенный компанией Motorola в апреле 1994 года․ Являясь последним представителем линейки 680×0 для общего назначения‚ он нашел применение в компьютерах Amiga (ускорители)‚ Atari‚ Macintosh (поздние модели/клоны) и встроенных системах․ В данной статье подробно рассматриваются вопросы‚ связанные с корпусом‚ распиновкой (контактами) и отличиями версий данного кристалла․

Общие сведения о корпусе и физическом интерфейсе

Процессоры серии 68060 выпускались в двух основных типах корпусов для поверхностного монтажа:

• PQFP (Plastic Quad Flat Pack), квадратный пластиковый корпус с выводами по периметру (обычно 208 выводов)․ Это самый распространенный вариант для настольных систем (Amiga‚ Atari)․
• BGA (Ball Grid Array), корпус с шарообразными контактами на нижней поверхности․ Применялся в встроенных системах и некоторых специфических платах ускорения для экономии места․

Важно: При замене или установке процессора 68060 на плату (например‚ на акселератор CT60/CT63 для Atari Falcon или Blizzard/CyberStorm для Amiga) необходимо строго соблюдать ориентацию ключа (отметки Pin 1)․ Неправильная установка приведет к необратимому повреждению кристалла․

Основные группы контактов (Pinout Overview)

Интерфейсная шина 68060 во многом наследует принципы 68040‚ но имеет существенные отличия в управлении кэшем‚ блоком предсказания переходов и питанием․ Ниже приведено обобщенное описание функциональных групп выводов для корпуса 208-pin PQFP (наиболее популярного)․

Шина адреса и данных

• A31–A0 (Address Bus): 32-битная шина адреса․ Выходная‚ трехсостояная․ Используется для адресации до 4 ГБ физической памяти․
• D31–D0 (Data Bus): 32-битная шина данных․ Двунаправленная‚ трехсостояная․ Поддерживает динамическую шину (динамическое изменение разрядности порта: 8/16/32 бита) через сигналы DSACKx / SIZx․

Управление шиной и циклами

• TS (Transfer Start): Сигнал начала транзакции на шине․ Активен на низком уровне․ Заменяет комбинацию AS/DS от 68030/040․
• TA (Transfer Acknowledge): Подтверждение завершения транзакции от ведомого устройства (памяти/периферии)․ Активен на низком уровне․
• TEA (Transfer Error Acknowledge): Сигнал об ошибке на шине (Bus Error)․
• TBI (Transfer Burst Inhibit): Запрет burst-режима (линейного чтения/записи) для текущего цикла․
• TCI (Transfer Cache Inhibit): Запрет кэширования текущего цикла․
• SIZ1‚ SIZ0 (Transfer Size): Размер текущей транзакции (Byte‚ Word‚ Long‚ Line)․
• TT1‚ TT0 (Transfer Type): Тип цикла (Normal‚ Alternate Master‚ CPU Space‚ Ack)․
• TM2–TM0 (Transfer Modifier): Дополнительные атрибуты цикла (User/Supervisor‚ Program/Data‚ Cache Push/Invalidate)․
• R/W (Read/Write): Направление передачи данных․
• LOCK (Bus Lock): Индикатор атомарной операции (Read-Modify-Write)‚ блокирующей шину для других мастеров․
• LOCKE (Lock End): Сигнал завершения последовательности Locked-циклов․

Арбитраж шины (Bus Arbitration)

• BR (Bus Request): Запрос шины от внешнего мастера (DMA‚ другой CPU)․
• BG (Bus Grant): Предоставление шины внешнему мастеру;
• BB (Bus Busy): Индикатор занятости шины текущим мастером․

Система прерываний и сброса

• IPL2–IPL0 (Interrupt Priority Level): Уровень приоритета прерывания (закодирован 3 битами‚ 7 уровней)․
• IPEND (Interrupt Pending): Выход процессора‚ сигнализирующий о наличии ожидающего прерывания (новое для 060)․
• RESET (Reset): Глобальный сброс процессора (вход)․
• RSTO (Reset Out): Выходной сигнал сброса для периферии (генерируется при выполнении инструкции RESET)․

Кэш и управление памятью (MMU)

• CINV (Cache Invalidate): Вход принудительной инвалидации кэша (используется при DMA-записи в память)․
• CPUSH (Cache Push): Вход принудительной выгрузки «грязных» строк кэша в память․
• CDIS (Cache Disable): Вход аппаратного отключения кэша․
• MMUDIS (MMU Disable): Вход отключения блока управления памятью (MMU)․

Тактовый генератор и питание

• CLK (Clock): Вход тактового сигнала․ Частота: 50‚ 60‚ 66‚ 75 МГц (стандартные маркировки: RC50‚ RC60‚ RC66‚ RC75)․ Разгон до 100-150 МГц возможен с улучшенным охлаждением и стабилизацией питания․
• PST3–PST0 (Processor Status): Шина статуса процессора (трассировка выполнения инструкций‚ для отладки)․
• DDATA3–DDATA0 (Debug Data): Шина отладочных данных․
• VCC / VCCPLL / VCCSYN: Питание ядра (обычно 3․3 В)‚ питание PLL‚ питание синхронизатора․ Критически важно: 68060 требует 3․3В на ядро․ Подача 5В приведет к мгновенному выходу из строя․
• GND: Общая шина земли (много выводов для низкого импеданса)․

Варианты исполнения (Part Numbers) и их отличия по контактам

Существует три основных варианта кристалла 68060‚ которые имеют идентичную распиновку (pin-compatible)‚ но различаются функциональностью внутренних блоков․ Отличить их можно по маркировке на корпусе (Part Number)․

Особенности монтажа и «контактные» проблемы

Проблема «Cold Solder» и BGA

На платах ускорителей с корпусами BGA (например‚ некоторые ревизии CT60e или промышленные платы) со временем из-за термоциклирования возникают микротрещины припоя под шарами․ Симптомы: случайные зависания‚ ошибки памяти‚ нестабильная работа при нагреве․ Лечение — реболлинг (перепайка) с использованием свинцового припоя (Sn63/Pb37) для повышения пластичности․

Адаптеры и сокеты

• Для PQFP-208 используются ZIF-сокеты (Zero Insertion Force) или прямые адаптеры на ПЛИС/CPLD для эмуляции 68040/030․
• При использовании адаптеров (например‚ 060->040 socket) критична длина проводников: паразитная индуктивность и емкость линий данных/адреса/тактового сигнала на частотах 50-75+ МГц вызывают отражения и нарушение таймингов (setup/hold time)․ Рекомендуется использовать многослойные адаптеры с плоскостями питания/земли․

Питание ядра (VCC Core)

В отличие от 68040 (5В толерантный ввод/вывод‚ 3․3В/5В ядро в поздних версиях)‚ 68060 — это чисто 3․3В процессор (внутреннее ядро)․ Выходные буферы‚ как правило‚ 5В-толерантны (TTL compatible inputs)‚ но питание ядра (VCC) должно быть строго 3․3В ±5%․ На платах ускорителей для этого используются мощные LDO-стабилизаторы (например‚ серии LT1085‚ LM1084 или современные DC-DC модули) с низким ESR конденсаторами по питанию максимально близко к выводам корпуса․

Отладка и диагностика через контакты (BDM / JTAG)

Процессор 68060 поддерживает фоновый режим отладки (Background Debug Mode, BDM) через выделенные контакты:

• DSCLK (Debug Serial Clock)
• DSI (Debug Serial Input)
• DSO (Debug Serial Output)
• BKPT (Hardware Breakpoint)
• FREEZE (CPU Freeze Indicator)

Эти контакты позволяют подключить отладчик (например‚ HLL debugger‚ BDM-программатор типа USB BDM Multilink) для пошагового выполнения‚ чтения/записи регистров и памяти при остановленном процессоре․ На многих платах ускорителей эти выводы выведены на отдельный разъем (header) для разработки․

Понимание назначения контактов процессора Motorola 68060 необходимо для проектирования плат ускорения‚ ремонта классического железа (Amiga 1200/4000‚ Atari Falcon‚ VME-системы) и низкоуровневой отладки․ Ключевые моменты:

1. Единая распиновка для всех версий (Full‚ LC‚ EC) в корпусе PQFP-208․
2. Обязательное питание ядра 3․3В․
3. Наличие сигналов управления кэшем (CINV‚ CPUSH) для когерентности при DMA․
4. Отличия версий только в наличии/отсутствии FPU и MMU (программно определяются через регистр CPUID)․

При работе с «голым» кристаллом или проектировании схемы всегда обращайтесь к официальному Motorola 68060 User’s Manual (M68060UM/AD) и даташиту на конкретный корпус (Package Outline)‚ так как нумерация выводов (Pin Assignment) для PQFP и BGA отличается․